一種面向可容錯(cuò)應(yīng)用的低功耗SRAM架構(gòu)

摘要： 提出了一種面向可容錯(cuò)應(yīng)用的低功耗SRAM架構(gòu)。通過(guò)對(duì)輸入數(shù)據(jù)進(jìn)行預(yù)編碼，提出的SRAM架構(gòu)實(shí)現(xiàn)了以較小的精度損失降低SRAM電路功耗。設(shè)計(jì)了一種單端的8管SRAM單元。該8管單元采用讀緩沖結(jié)構(gòu)，提升了讀穩(wěn)定性。采用打破反饋環(huán)技術(shù)，提升了寫(xiě)能力。以該8管單元作為存儲(chǔ)單元的近似SRAM電路能夠在超低壓下穩(wěn)定工作。在40 nm CMOS工藝下對(duì)電路進(jìn)行仿真。結(jié)果表明，該8管單元具有良...