統(tǒng)計靜態(tài)時序分析方法綜述

摘要： 隨著納米技術(shù)的進步，工藝參數(shù)波動給電路性能帶來的不確定性愈發(fā)明顯，成為影響集成電路設(shè)計的主要因素之一。為了對先進工藝下超大規(guī)模集成電路更準確地進行時序分析，現(xiàn)代計算機輔助設(shè)計工具通過概率分布來表征電路的時序行為，并提出了統(tǒng)計靜態(tài)時序分析（Statistical static timing analysis,SSTA）的方法。為了提高SSTA的速度，各種各樣的方法及模型被陸續(xù)提出...