混合精度頻域卷積神經網絡FPGA加速器設計

摘要： 深度卷積神經網絡具有模型大、計算復雜度高的特點，難以部署到硬件資源有限的現場可編程門陣列（FPGA）中?；旌暇染矸e神經網絡可在模型大小和準確率之間做出權衡，從而為降低模型內存占用提供有效方案?？焖俑道锶~變換作為一種快速算法，可將傳統(tǒng)空間域卷積神經網絡變換至頻域，從而有效降低模型計算復雜度。提出一個基于FPGA的8 bit和16 bit混合精度頻域卷積神經網絡加速器設計。該加速...