FPGA中單指數(shù)核信號梯形成形算法優(yōu)化與實現(xiàn)

摘要： 數(shù)字多道脈沖幅度分析器是核譜儀的基本器件，而梯形成形則是數(shù)字多道脈沖幅度分析器的關(guān)鍵部分。在實際中，核脈沖信號會摻雜噪聲干擾，產(chǎn)生基線漂移和彈道虧損，影響測量結(jié)果，針對噪聲影響，對單指數(shù)核信號梯形成形算法在FPGA進行優(yōu)化與實現(xiàn)。首先，對理想單脈沖負指數(shù)核信號的梯形成形編寫基于Z變換的算法程序進行仿真，確定出較好的成形參數(shù)；然后運用模型開發(fā)工具，設計搭建了一般核脈沖梯形成形平臺...