使用HLS開(kāi)發(fā)FPGA異構(gòu)加速系統(tǒng):?jiǎn)栴}、優(yōu)化方法和機(jī)遇
計(jì)算機(jī)科學(xué)與探索
頁(yè)數(shù): 20 2023-03-22
摘要: 目前,現(xiàn)場(chǎng)可編程門(mén)陣列(field programmable gate array,FPGA)由于可編程性與出色的能效比受到了學(xué)術(shù)界與工業(yè)界的青睞,但是傳統(tǒng)的基于硬件描述語(yǔ)言的FPGA開(kāi)發(fā)方式面臨編程挑戰(zhàn)。硬件描述語(yǔ)言區(qū)別于通常使用的高級(jí)語(yǔ)言,阻礙了軟件開(kāi)發(fā)者對(duì)FPGA的利用。高層次綜合(high-level synthesis,HLS)使得開(kāi)發(fā)者可以從高級(jí)語(yǔ)言如C/C++層面...