一種14 bit異步時(shí)序兩級(jí)Pipelined-SAR模數(shù)轉(zhuǎn)換器技術(shù)

摘要： 設(shè)計(jì)了一種基于異步時(shí)序的兩級(jí)Pipelined-SAR模數(shù)轉(zhuǎn)換器。為實(shí)現(xiàn)時(shí)序靈活配置，采用一種基于邊沿檢測(cè)的自同步環(huán)路來(lái)產(chǎn)生頻率和相位均可變的內(nèi)部時(shí)鐘；為降低整個(gè)ADC靜態(tài)功耗，可調(diào)節(jié)延遲單元用于合理分配子ADC和增益級(jí)的工作時(shí)間；三級(jí)電荷泵用于設(shè)計(jì)增益級(jí)，從而降低設(shè)計(jì)難度并進(jìn)一步降低功耗。最終，該14 bit異步時(shí)序ADC在0.18μm CMOS工藝下設(shè)計(jì)并仿真。后仿真結(jié)果表...