晶圓級(jí)異構(gòu)集成毫米波收發(fā)組件測(cè)試技術(shù)

摘要： 晶圓級(jí)封裝技術(shù)能夠大幅壓縮前端收發(fā)組件的體積和重量，實(shí)現(xiàn)有源相控陣?yán)走_(dá)的小型化，也帶來(lái)諸如熱管理、通道隔離、信號(hào)串?dāng)_、可返修性、可測(cè)試性等方面的技術(shù)挑戰(zhàn)。由于引入了較多的先進(jìn)工藝步驟和復(fù)雜的封裝架構(gòu)，如何對(duì)其進(jìn)行測(cè)試以保證成品率、降低成本成為行業(yè)關(guān)注的技術(shù)難題。文中介紹了毫米波晶圓級(jí)異構(gòu)集成封裝工藝技術(shù)，并針對(duì)典型晶圓級(jí)封裝組件的集成方案和測(cè)試流程對(duì)測(cè)試技術(shù)需求和面臨的技術(shù)挑戰(zhàn)...