基于共享總線結(jié)構(gòu)的存儲器內(nèi)建自測試電路

摘要： 隨著片上系統(tǒng)處理的數(shù)據(jù)增多，數(shù)據(jù)存儲器測試邏輯相應增加，在保證測試功能的同時減小測試電路面積是當下急需解決的問題?；诠蚕砜偩€結(jié)構(gòu)的存儲器內(nèi)建自測試(MBIST)電路，通過將多個存儲器引腳信號進行復用的方式，對存儲器進行層次化設(shè)計，將物理存儲器拼接組成邏輯存儲器模塊，再整合多個邏輯存儲器成為一個大的存儲器集模塊，MBIST控制器針對存儲器集進行MBIST,從而減少測試邏輯數(shù)量以...