基于交叉開關互連的多核堆棧處理器架構設計

摘要： 為滿足堆棧處理器對于并行化程序應用的需求，提出一種多核堆棧處理器架構。在單核堆棧處理器的基礎上，以交叉開關作為核間互連結構，通過對指令集、高速緩存器、一致性協(xié)議以及中斷機制的設計，可在一個時鐘周期內完成取指、譯碼、執(zhí)行、核間數據傳輸和中斷響應操作。在Xilinx FPGA芯片上進行單核、雙核和四核堆棧處理器的實現，通過矩陣乘法計算進行性能實驗驗證，在100 MHz時鐘頻率的情況... （共8頁）