面向FPGA-TDL-TDC的延遲時間逐位校準網(wǎng)絡

摘要： 時間數(shù)字轉換器(TDC)是一種將信號脈沖之間時間間隔的連續(xù)模擬量轉換為離散數(shù)字量的設備。基于現(xiàn)場可編程邏輯門陣列(FPGA)內(nèi)部進位鏈資源實現(xiàn)抽頭延遲鏈-時間數(shù)字轉換器(TDL-TDC)的方法被廣泛應用，但TDL-TDC中每個延遲單元的延遲時間數(shù)值受運行溫度變化的影響較大，目前使用碼密度測試、線性補償或高階泰勒函數(shù)擬合等的TDC校準方法不能很好地擬合復雜溫度變化情況下長延遲鏈中... （共8頁）